GPS中斷!慣導(dǎo)芯片的位置信息感知系統(tǒng)設(shè)計(jì)

2013-08-08 14:53 來源:電子信息網(wǎng) 作者:蒲公英

當(dāng)今社會(huì),GPS衛(wèi)星定位系統(tǒng)早已廣泛應(yīng)用于人們的社會(huì)生活中,如交通工具導(dǎo)航、個(gè)人定位服務(wù)等。但在某些情況下,由于物體遮蔽、散射等原因,我們無法實(shí)時(shí)接收到GPS衛(wèi)星信號(hào)(比如列車進(jìn)入隧道)。所以有必要研究在GPS信息缺失的情況下,如何通過一定的算法產(chǎn)生模擬GPS信息,從而實(shí)現(xiàn)全天候的無縫位置感知。這在某些對(duì)位置信息敏感的場(chǎng)合中就顯得非常急迫和重要。

1 慣導(dǎo)芯片簡(jiǎn)介

ADIS16003是ADI公司的一款低成本、低功耗,具有SPI接口的雙軸加速度計(jì),屬M(fèi)EMS傳感器件。它可以測(cè)量動(dòng)態(tài)和靜態(tài)加速度并以數(shù)字量輸出,測(cè)量范圍最小可以達(dá)到±1.7 g,同時(shí)還集成了溫度傳感器,可用于慣性導(dǎo)航、振動(dòng)檢測(cè)和穩(wěn)定性測(cè)試等場(chǎng)合中。

SPI是串行外圍設(shè)備接口,是Motorola公司首先在其MC68HCXX系列處理器上定義的。目前已廣泛應(yīng)用在EEPROM、Flash、實(shí)時(shí)時(shí)鐘、A/D轉(zhuǎn)換器以及數(shù)字信號(hào)處理器和數(shù)字信號(hào)解碼器之間,是一種高速的全雙工同步通信總線。SPI通信只需要4根線,分別為SDI(數(shù)據(jù)輸入)、SDO(數(shù)據(jù)輸出)、SCK(時(shí)鐘)和CS(片選)。通信是通過數(shù)據(jù)交換的方式完成的。SPI接口使用串行通信協(xié)議,由SCK提供時(shí)鐘脈沖,SDI、SDO則基于此脈沖完成數(shù)據(jù)傳輸。數(shù)據(jù)輸出通過SDO線,數(shù)據(jù)在時(shí)鐘上升沿或下降沿時(shí)改變,在緊接著的下降沿或上升沿被讀取,完成一位數(shù)據(jù)傳輸。數(shù)據(jù)輸入也使用同樣的原理。

ADIS16003的SPI接口通信時(shí)序及控制寄存器配置如圖1、圖2所示。其中,常用控制字為00000100和00001100,分別表示以正常模式采集X軸和Y軸雙軸軸向加速度。

1

ADIS16003的SPI接口通信時(shí)序

2

控制寄存器配置

2 系統(tǒng)工作原理及主要控制信號(hào)說明

本文研究了如何在移動(dòng)端GPS信息缺失的情況下,使用SPI協(xié)議建立FPGA與慣導(dǎo)芯片ADIS16003之間的通信,從而獲取移動(dòng)物體當(dāng)前的加速度。DSP將通過EMIF接口讀取此加速度,并根據(jù)之前有效的GPS信息推算出當(dāng)前的概略GPS信息(經(jīng)緯度、速度和時(shí)間等)。

2.1 工作原理

FPGA驅(qū)動(dòng)ADIS16003慣導(dǎo)芯片工作包括初始啟動(dòng)和正常啟動(dòng)兩種模式。

(1)初始啟動(dòng)模式

FPGA上電復(fù)位時(shí)自啟動(dòng)ADIS16003芯片,配置ADIS16003控制寄存器,并讀取芯片測(cè)得的雙軸軸向加速度初始值,存儲(chǔ)到EMIF接口的0x068~0x069地址空間供DSP讀取,用作誤差校正之用(此模式工作在移動(dòng)端處于靜止?fàn)顟B(tài)時(shí),且此模式僅由DSP讀取1次)。

(2)正常啟動(dòng)模式

初始啟動(dòng)模式完成之后,F(xiàn)PGA將自動(dòng)轉(zhuǎn)入數(shù)據(jù)采集階段,源源不斷地通過SPI接口從ADIS16003芯片中采集雙軸軸向瞬時(shí)加速度,以備DSP使用。加速度每秒采集8次,每隔0.125 s采集一次。每秒都將得到8組結(jié)果,分別為ax0ay0、ax1ay1、ay2ay2、ax3ay3、ax4ay4、ax5ay5、ax6ay6和ax7ay7,存儲(chǔ)于FGPA內(nèi)部的8個(gè)中間寄存器單元reg0~reg7(非EMIF接口,每個(gè)輸出結(jié)果為12×2位,存儲(chǔ)于32位的寄存器組中),并隨著時(shí)間的推移不斷地刷新。這么做的目的是確保這8個(gè)寄存器組中始終保存有最近1 s的移動(dòng)物體加速度信息,以保證加速度信息的準(zhǔn)確性和有效性。當(dāng)CPU通過GPS接收天線檢測(cè)到GPS信息丟失時(shí),CPU通過PCI接口給FPGA配入spi_cmd_val信號(hào)(高電平有效),同時(shí)通過HPI接口給DSP寫入信息丟失前2 s的GPS信息(包括經(jīng)緯度、速度和時(shí)間),作為定位基點(diǎn)。FPGA檢測(cè)到spi_cmd_val信號(hào)有效后,立即將中間寄存器單元reg0~reg7中存儲(chǔ)的瞬時(shí)加速度送入EMIF接口的0x060~0x067地址單元(32位),同時(shí)拉高int_spi_done信號(hào),產(chǎn)生外部中斷(拉低DSP的引腳)通知DSP從EMIF接口讀取加速度信息,并通過后續(xù)軟件算法進(jìn)行信號(hào)處理,轉(zhuǎn)化為移動(dòng)端經(jīng)緯度信息。再通過DSP的HPI接口上報(bào)給CPU,從而使高層獲取移動(dòng)端當(dāng)前GPS信息,即完成了GPS位置信息的模擬。加速度存儲(chǔ)格式如表1所列。其中包括初始和瞬時(shí)加速度值,共占用32位EMIF接口10個(gè)地址單元。

3

1 2 3 > 
GPS 芯片

相關(guān)閱讀

暫無數(shù)據(jù)

一周熱門